

Temat: **Magistrale mikroprocesora**

Magistrala (ang. bus) - szyna składająca się ze ścieżek łączących jednocześnie kilka komponentów, umożliwiając komunikację między nimi.

Magistralę możemy scharakteryzować za pomocą dwóch parametrów:

a) **Szerokości,**

oznaczających liczbę jednocześnie wysyłanych bitów danych w jednostce czasu. Jeżeli magistrala jednocześnie przesyła np. 32 bity, nazywa się ją magistralą 32-bitową i ma ona szerokość 32 bitów.

b) **Szybkości,**

określającej jak szybko dane mogą być przesyłane przez ścieżki szyny. **Jednostką szybkości jest herc (Hz)**, w dokumentacji zazwyczaj pojawiają się jej krotności - MHz (megaherc) oraz GHz (gigaherc).

Magistrale dzielimy na:

1. Magistralę danych (ang. data bus),

umożliwiająca wymianę danych między mikroprocesorem a chipsetem. Przykładami takiej szyny są magistrale:

* **Magistrala FSB** (ang. Front Side Bus),

- łączy procesor z mostkiem północnym chipsetu.

- Tworzy architekturę DIB (ang. Dual Independent Bus), wraz z magistralą BSB (ang. Back Side Bus), która z kolei łączy rdzeń z wewnętrzną pamięcią cache L2.

- Magistrala FSB jest magistralą **równoległą, pracującą z prędkością płyty głównej** i umożliwiającą przesył danych w trybie **half-duplex**.

* **Magistrala Hyper Transport,**

- zastępca architektury DIB w produktach AMD.

- Hyper Transport jest **magistralą szeregową**, umożliwiającą transfer w trybie **full-duplex**,

- wykorzystywaną przy tworzeniu szybkich połączeń między różnymi komponentami, np. procesorem a chipsetem, rdzeniami wewnątrz procesora, serwerami czy urządzeniami sieciowymi.

- Dzięki metodzie połączenia point-to-point (punkt-punkt), szyna HP umożliwia bezpośrednie połączenie dwóch komponentów bez współdzielenia przepustowości, które ma miejsce w tradycyjnych magistralach równoległych.

- Magistrala HP jest nazywana również Lightning Data Transport (LDT).

* **Magistrala QPI** (ang. Quick Path Interconnect),

- zastępca architektury DIB,

- odpowiedź na Hyper Transport w produktach Intela.

- Podobnie jak LDT, QPI jest rozwiązaniem **szeregowym, pełnodupleksowym, typu punkt-punkt**.

- QPI łączy procesor z chipsetem płyty głównej, ale jej specyfikacja została opracowana tak, aby można było ją wykorzystać do łączenia także innych komponentów i urządzeń.

* **Magistrala DMI/FDI**

2. Magistralę adresową (ang. address bus) - służy do adresowania komórek w pamięci operacyjnej.

- Zanim procesor pobierze lub zapisze dane, musi poinformować pamięć RAM, z których komórek pamięci będzie korzystać.

- Do adresowania pamięci operacyjnej służy specjalny zestaw ścieżek określany mianem magistrali adresowej.

- Znając szerokość magistrali adresowej, możemy określić, z jaką ilością pamięci może współpracować mikroprocesor.

Budowa matrycowa pamięci DRAM powoduje, że każda komórka jest ukryta pod adresem oznaczonym przez numer wiersza i kolumny (zatem adresowanie pamięci przypomina w dużym uproszczeniu grę w szachy, warcaby lub statki). Aby wykonać operację na konkretnej komórce, procesor za pomocą wyznaczonych ścieżek przesyła adres. Biorąc pod uwagę dwójkowy charakter przesyłanych danych, łatwo wywnioskować, że np. 2-bitowa magistrala adresowa pozwala na zaadresowanie tylko czterech komórek (2^2 – kombinacje 00, 01, 10, 11)

Procesory z serii 80xx miały 20-bitową magistralę adresową, która umożliwiała adresowanie 1024kB (2^{20}), co oznaczało, że komputery XT mogły obsłużyć maksymalnie około 1MB pamięci RAM.

Szerokość magistral adresowych we współczesnych procesorach przewyższa 32 bity, co pozwala na adresowanie nawet do kilkunastu terabajtów pamięci operacyjnej.

3. Magistralę pamięci (ang. memory bus),

- łączy mikroprocesor z pamięcią operacyjną RAM, umożliwiając wymianę danych.

- Po zaadresowaniu konkretnych komórek następuje proces zapisu lub odczytu danych przez centralną jednostkę obliczeniową.

- W architekturze DIB w komunikacji między pamięcią RAM a mikroprocesorem **pośredniczy mostek północny chipsetu**, który zawiera zintegrowany kontroler pamięci.

- Dane są przesyłane za pomocą wydzielonych ścieżek (magistrala pamięci) z magistrali FSB.

- Procesory ze zintegrowanym kontrolerem pamięci są połączone z pamięcią operacyjną bezpośrednio, za pomocą magistrali pamięci, dzięki czemu nie ma potrzeby angażowania chipsetu podczas wymiany danych między mikroprocesorem a pamięcią operacyjną.

- Współczesne magistrale pamięci, to rozwiązania równoległe o szerokości 64 bitów umożliwiające transfer nawet do 12 GB/s (w przypadku pamięci DDR3).

4. Magistralę sterującą (ang. control bus),

- odpowiedzialna za przesyłanie sygnałów sterujących między mikroprocesorem, pamięcią RAM i pozostałymi urządzeniami wejścia-wyjścia.

- Dzięki niej urządzenia współpracujące z mikroprocesorem są informowane o przydzielonych im zadaniach, np. o tym, czy dane mają zostać odczytane, czy zapisane.

Karta pracy:

1. Znajdź i zapisz notatkę na temat magistrali DMI/FDI.
2. Znajdź model chipsetu, w którym magistrala DMI/FDI zastąpiła szynę QPI.